江苏龙网

  1. 主页 > 生活百科 > >

一个芯片是如何被设计出来的 寄存器传输级( 二 )


DFT工具:Synopsys的DFT编译器
2.平面图
布局就是放置芯片的宏单元模块，一般确定各种功能电路的放置位置，比如ip模块、RAM、I/O引脚等等 。布局可以直接影响芯片的最终面积 。
工具是Synopsys的Astro 。
3.时钟树综合
时钟树综合，时钟树综合，简单来说就是时钟布线 。
由于时钟信号在数字芯片中的全局命令作用，其分布应对称连接到各个寄存器单元，这样当时钟从同一时钟源到达各个寄存器时，时钟延迟的差异最小 。这就是时钟信号需要单独布线的原因 。
新思物理编译器 。
4.地点和路线
这里的布线是普通的信号布线，包括各种标准单元(基本逻辑门)之间的布线 。比如我们平时听到的0.13um工艺，或者90nm工艺，其实就是金属布线在这里能达到的最小宽度，从微观的角度来说就是MOS管的沟道长度 。
Synopsys工具的Astro
5.寄生参数提取
由于导线本身的电阻，相邻导线之间的互感，以及耦合电容，芯片内部会产生信号噪声、串扰和反射 。这些影响会引起信号完整性问题，导致信号电压波动和变化，严重的话会导致信号失真误差 。通过提取寄生参数来分析信号完整性对于进一步的分析和验证是非常重要的 。
Synopsys工具的Star-RCXT
6.布局的物理验证
验证已完成布线的物理布局的功能和时序，验证项目很多 。
如LVS(Layout Vs原理图)验证，简单来说就是逻辑综合后的版图与门级电路图的对比验证；
DRC(设计规则检查):检查设计规则，检查连接间距、连接宽度等 。满足工艺要求；
ERC(电气规则检查):检查电气规则，检查短路、开路等违反电气规则的情况；等一下 。
工具是Synopsys的Hercules 。
实际的后端工艺还包括电路功耗分析，以及随着制造技术不断进步的DFM(Design for manufacturity)问题，这里就不多说了 。物理版图验证完成，也就是整个芯片设计阶段完成，接下来就是芯片制造 。
物理版图以GDSII文件格式交给芯片代工厂(称为Foundry)在晶圆上制作实际电路，然后封装测试，就得到我们实际看到的芯片 。


推荐阅读


上一篇：春节档|61岁刘德华颜值逆天，电影中重返20岁神颜

下一篇：五月有什么节日你知道吗？ 五月份的节日